W erze sztucznej inteligencji i obliczeń kwantowych liczba tranzystorów w procesorach bije kolejne rekordy, osiągając poziomy przekraczające biliony.
Więcej tranzystorów oznacza wyższą wydajność, lepszą efektywność energetyczną i nowe możliwości w przetwarzaniu danych, choć realne korzyści zależą od technologii wykonania i projektu układu.
Najważniejsze czynniki, które determinują skalę zysków, to:
- litografia i gęstość upakowania tranzystorów,
- architektura i topologia układu,
- konkretne zastosowania oraz obciążenia robocze.
Ewolucja tranzystorów – od milionów do bilionów
Tranzystory to podstawowe „przełączniki” w układach scalonych, umożliwiające przetwarzanie sygnałów elektrycznych. Ich liczba w procesorach rośnie wykładniczo od lat 70. XX wieku, zgodnie z prawem Moore’a, które przewidywało podwajanie co około dwa lata.
Przykładowo, Intel Penryn (2007) miał 820 milionów tranzystorów w litografii 45 nm, co pozwoliło znacząco obniżyć straty energii względem 65 nm — tranzystory te włączają się i wyłączają setki miliardów razy na sekundę.
Dziś skala jest nieporównywalna: chipy 2 nm od IBM mieszczą do 50 miliardów tranzystorów na powierzchni wielkości paznokcia, otwierając drzwi do innowacji w AI i chmurze obliczeniowej. Rekordy biją też specjalistyczne układy, jak Intel Stratix 10 GX 10M z 43,3 miliardami tranzystorów i 10,2 milionami elementów logicznych w dwóch układach FPGA.
Aktualni rekordziści – giganci z bilionami tranzystorów
Największe wrażenie robią procesory Cerebras Systems, dedykowane AI. Firma jako pierwsza pokazała wafer‑scale — pojedynczy układ obejmujący niemal cały wafelek krzemowy — z ponad bilionem tranzystorów.
Wafer Scale Engine 3 (WSE‑3) przebił ten rekord: ponad 2,6 biliona tranzystorów, około 850 tysięcy rdzeni, wyprodukowany w litografii 7 nm przez TSMC. Zajmuje 46 225 mm² (więcej niż iPad) i przy poborze rzędu ~15 kW zapewnia pamięć on‑chip rzędu dziesiątek GB oraz przepustowości sięgające dziesiątek PB/s. Poprzednik miał ~1,2 biliona tranzystorów, ~400 tysięcy rdzeni i litografię 16 nm FF.
Te „w skali wafla” procesory to w zasadzie całe krzemowe wafle, które rewolucjonizują trening modeli AI dzięki skrajnej gęstości i masowej równoległości.
Co daje rekordowa liczba tranzystorów?
Główna korzyść: wyższa wydajność bez proporcjonalnego wzrostu rozmiaru. Więcej tranzystorów pozwala na dodanie większej liczby rdzeni, rozbudowę pamięci cache i integrację specjalistycznych jednostek (np. do AI), co zauważalnie skraca czasy obliczeń.
Najważniejsze źródła zysków z rosnącej liczby tranzystorów to:
- większa równoległość – więcej rdzeni i potoków przetwarzania zwiększa przepustowość zadań;
- większa pamięć on‑chip – obfitsze cache i SRAM redukują koszt dostępu do danych;
- specjalizowane akceleratory – dedykowane bloki (AI, multimedia, I/O) przyspieszają krytyczne ścieżki;
- optymalizacje architektoniczne – nowe formaty danych, prefetching i usprawnione interkonekty zwiększają efektywność całego układu.
Przykładowo, Nvidia Rubin (debiut w 2026) ma zapewnić ~5× wzrost mocy obliczeniowej przy zaledwie ~1,6× wzroście liczby tranzystorów — dzięki nowym formatom danych i „pamięci kontekstowej”. Platforma Vera Rubin łączy tysiące układów w pody z 72 GPU i 36 CPU na węzeł, testowane już przez CoreWeave, Microsoft i Google.
Efektywność energetyczna. Mniejsze litografie (np. 45 nm vs 65 nm) redukują zużycie energii nawet o ~30%, a nowsze, jak 2 nm w TSMC (skalowanie do ~140 tys. wafli/miesiąc pod koniec 2026), umożliwiają wyższe taktowania bez nadmiernego nagrzewania. Tranzystory GAA w rodzinie Intel Nova Lake dodatkowo poprawią sprawność.
Zaawansowane aplikacje. W AI: szybszy trening i inferencja modeli. W smartfonach: 3 nm i 2 nm w 2026 mają pokryć około 1/3 rynku SoC, obsługując AI on‑device, 8K i gry. Chiński układ WUJI z 5900 tranzystorami z MoS2 (2D, beyond‑Moore) przetwarza miliardy instrukcji w RISC‑V.
Dla szybkiego porównania kluczowych korzyści i przykładów wdrożeń:
| Korzyść | Przykład |
|---|---|
| Wydajność | ~5× wzrost w Nvidia Rubin przy ~1,6× więcej tranzystorów |
| Efektywność | ~30% mniej energii w 45 nm vs 65 nm; do 50 mld tranzystorów w 2 nm |
| Gęstość | ponad 2,6 bln tranzystorów w układzie WSE klasy 7 nm |
| Aplikacje | AI, chmura, mobile (3/2 nm w 2026 obejmie ~1/3 flagowych SoC) |
Wyzwania i przyszłość
Rekordy niosą też wyzwania: WSE‑3 zużywa około 15 kW, a ekstremalna skala produkcji wymaga najnowocześniejszych foundry (TSMC). Równolegle rośnie dywersyfikacja technologiczna — od chińskich inicjatyw (WUJI, Hygon C86‑4G z 16 rdzeniami x86) po nowe architektury w USA i Europie.
Rok 2026 zapowiada skok: AMD Helios z szafami AI, Intel z GAA i masową produkcją 2 nm, a TSMC skalujące moce do ~140 tys. wafli miesięcznie. Przyszłość to hybrydy 2D/3D i nowe materiały (np. MoS2), które pomogą przesuwać granice prawa Moore’a.
